⑩ 日本国特許庁(JP)

① 特許出願公開

# ⑫公開特許公報(A)

昭62 - 142363

Int Cl.4

識別記号

庁内整理番号

砂公開 昭和62年(1987)6月25日

H 01 L 29/78

7514-5F

未請求 発明の数 2 (全4頁) 審査請求

69発明の名称

半導体記憶装置およびその製造方法

20特 頤 昭60-284688

29出 願 昭60(1985)12月17日

勿発 明 黒 木  $\dot{\nabla}$ 

伊丹市瑞原 4 丁目 1 番地 三菱電機株式会社北伊丹製作所

内

三菱電機株式会社 ②出

東京都千代田区丸の内2丁目2番3号

20代 理 人 弁理士 大岩 増雄 外2名

1. 発明の名称

半導体記憶装置およびその製造方法

### 2. 特許請求の範囲

(1) メモリゲート部に電荷を蓄積させて記憶動 作を行う半導体記憶装置において、上記メモリゲ - ト部が、半導体基板上に形成された薄い第1の 酸化膜と、この第1の酸化膜上に形成された窒化 **瓝などでなる絶縁膜と、この絶縁膜上に形成され** た第2の酸化膜と、上記第1の酸化膜、上記絶縁 膜および上記第2の酸化膜の横に形成された第3 の酸化膜と、上記第2の酸化膜上に形成されたメ モリゲート電極と、n:拡散領域と、上記第3の 酸化膜の下に形成されたn゚ 拡散領域とを含むこ とを特徴とする半導体記憶装置。


(2) メモリゲート部に電荷を蓄積させて記憶動 作を行う半点体記憶装置の製造方法において、半 導体基板の表面上に薄い第1の酸化膜を形成する 工程と、上記第1の酸化膜上に変化膜などでなる 絶縁膜を形成する工程と、上記絶縁膜上にフォト

レジストのパターンを形成しこのフォトレジスト パターンをマスクとしてリンなどの不純物を注入 してn・拡股領域を形成する工程と、上記絶縁膜 をエッチングして霜星する上記半線体基板および 上記絶縁膜を酸化することによって第2および第 3の酸化膜を形成する工程と、上記第2の酸化膜 上にメモリゲート電極となるポリシリコン膜を堆 積する工程と、上記ポリシリコン膜上にフォトレ ジストでパターンを形成しこのフォトレジストパ ターンをマスクとして上記ポリシリコン膜をエッ チングしてメモリゲート電極を形成する工程と、 上記メモリゲート電極をマスクとして上記第3の 酸化膜をエッチングする工程と、上記メモリゲー ト電極および上記第3の酸化膜をマスクとして上 記半導体基板にヒ業等の不純物を注入しか、拡散 領域を形成する工程と、含むことを特徴とする半 選体記憶装置の製造方法。

3. 発明の詳細な説明

(産業上の利用分野)

この発明は、メモリゲート部に電荷を蓄積して





記憶動作を行うMNOS (Metal Nitride Oxide Semiconductor) 型半導体記憶装置およびその製造方法に関する。

#### (従来の技術)

第 3 図は従来の半導体配位装置を示す断面図であり、図において、(1)は半導体基板、(2)は素子分離領域、(3a)は20 A 程度の極めて薄い酸化膜、(3b)は300 A ~500 A 程度の変化膜、(4)は3500 A 程度のポリシリコン膜でなるメモリゲート電極、(5a)は n ・ 拡散領域、(6)はメモリゲート部である。

次に動作について説明する。メモリゲート部(6) は架子分離領域(2)によって隣接するメモリセルと 電気的に絶縁されている。メモリゲート電極(4)に 高い電圧を印加すると、極めて薄い酸化膜(3a)を 通して窒化膜(3b)中に電子が蓄積または放出され、 その結果、メモリゲート部(6)のしきい値電圧を変 化させる。このしきい値電圧の高低に応じて、

" 」"または" 0 \* を記憶させることができる。

(発明が解決しようとする問題点)

従来の半選体記憶装置は以上のように構成され

ているので、登込みおよび消去時にメモリゲート電振(4)に半辺体特板(1)中より変化股(3b)に多量の電荷がトンネル遷移を起こすのに十分な電圧を印加する必要があるが、n・拡散領域(5a)間の耐圧はメモリゲート電極(4)への印加電圧より低いという問題点があった。

この発明は上記のような問題点を解消するためになされたもので、n・拡散領域間の耐圧が高く、かつ電荷の自然放出の少ない半導体記憶装置を得ることを目的とする。

また、この発明の別の発明は、n・拡散領域間の耐圧を上げるとともに落えられた電荷の自然放出を助ぐことのできる半導体記憶装置の製造力法を得ることを目的とする。

(問題点を解決するための手段)

この発明に係る半導体記憶装置は、メモリゲート部の横に形成された第3の酸化膜と、この酸化膜の下に形成されたn、拡散領域とを有するものである。

また、この発明の別の発明に係る半導体記憶装

置の製造方法は、リンなどの不純物を注入してn: 拡散領域を形成する工程と、半導体基板を酸化す ることによって第3の酸化膜を形成する工程とを 含むものである。

### (作用)

この発明におけるn 拡散領域はn 拡散領域 間の耐圧を高くし、第3の酸化膜は蓄積された電 荷の自然放出を防ぐ。

また、この発明の別の発明におけるイオン往人 工程はn : 拡散領域を形成せしめてn : 拡散領域 間の耐圧を高め、第3の酸化膜の形成工程は第3 の酸化膜を形成せしめて蓄積された電荷の自然放 出を防止する。

### (実施例)

以下、この発明の一実施例を図について説明する。第1図において、(1)は半導体基板、(2)は素子分離領域、(3a)は半導体基板(1)上に形成された薄い酸化膜、(3b)は酸化膜(3a)上に形成された窒化膜、(3c)は窒化膜(3b)上に形成された酸化膜、(3d)は酸化膜(3a)、窒化膜(3b)および酸化膜(3c)

の機に形成された酸化膜、(4) は酸化膜(3c) 上に形成されたメモリゲート電極、(5a) は n ・ 拡散領域、(5b) は酸化膜(3d) の下に形成された n ・ 拡散領域、(6) はメモリゲート部である。メモリゲート部(6) は、いわゆるトライゲート構造を有する。また、メモリゲート部(6) は、いわゆるSONOS構造となっている。

次に製造工程について説明する。まず、第2図 (a)に示すように半事体基板(l)に案子分離領域(2)を形成した後、第2図(b)に示すように20 A 程度の極めて確い酸化股(3a)を形成し、さらにその上に300 A ~500 A 程度の窒化股(3b)を形成する (第2図 (c) 参照) ・ 続いて、第2図(d)に示すようにメモリゲートに相当する部分をフォトレジスト(1)で覆い、第2図(e)に示すようにリンなどの不純物をイオン注入して n 拡散領域(5b)を形成する。次に、第2図(f)に示すようにフォトレジスト(7)を取りより酸化する。次のとき、酸化股(3c) および(3d) が形成される。次



## 特開昭 62-142363(3)

に、第2図(II)に示すようにメモリゲート電極(II)となるポリシリコン膜を形成し、第2図(II)に示すようにフォトレジストでポリシリコン膜をパターニングしエッチングしてメモリゲート電極(II)をでなる。次に、第2図(II)に示すようにメモリゲート電極(II)をマスクとして酸化膜(3d)をエッチングする。次に、第2図(II)に示すようにヒ衆などの不純物を打ち込んでn・拡散領域(5a)を形成し、第1図に示すような半導体記憶造置が製造される。

#### (発明の効果)

以上のように、この発明によればn 並散領域 および第3の酸化膜を有するように構成したので、 半導体記憶装置のメモリゲート電極を高圧化でき、 大容量の半導体記憶装置が得られる効果がある。

また、この発明の別の発明によれば、n · 拡散 領域を形成する工程と第3の酸化膜を形成する工程とを含むように構成したので、メモリゲート電 極に高電圧を印加できる大容量の半項体記憶装置 を高留歩りでかつ安価に得られる効果がある。


#### 4. 図面の簡単な説明

第1図はこの発明の一実施例による半項体記位 装置を示す断面図、第2図回~回はこの発明の一 実施例による半導体記位装置の製造方法を示す順 次の工程断面図、第3図は従来の半導体記位装置 を示す断面図である。

(1) は半導体基板、(2) は素子分組領域、(3a) は酸化膜(第1の酸化膜)、(3b) は窒化膜(絶縁膜)、(3c) は酸化膜(第2の酸化膜)、(3d) は酸化膜(第3の酸化膜)、(4) はメモリゲート電極、(5a) はn・拡散領域、(5b) はn・拡散領域、(6) はメモリゲート部、(7) はフォトレジストである。

なお、図中、同一符号は同一または相当部分を 示す。

#### 代理人 大岩增雄



第1図

1:半導体基板 2:素子分離傾底


3b:堂化膜

5a:n+拡散領域 5b:n-ticey4fix


3a:酸化膜


3cまよい3d:酸化膜 4:xモリケート電極 5b:n-拡散領域 6:メモリケート部


SiO2 1 SiO2 SiO2 P-



第 2 図













# 特開昭62-142363(4)

第 2 図









# 第 2 図

